广告图片
行业洞察 I 3D 封装与 3D 集成有何区别?
当前位置: 首页 > SIP封装设计 > 行业洞察 I 3D 封装与 3D 集成有何区别?
1.png



今年3月,第 18 届国际设备封装会议和展览(简称 IMAPS,是主办方国际微电子组装与封装协会- International Microelectronics Assembly and Packaging Society的首字母缩写)顺利开幕。就在同一周,苹果发布了 M1 Ultra,使先进封装再次成为了科技新闻的关注焦点。M1 Ultra 由两个被中介层(或称之为互连桥)连接在一起的 M1 Max 芯片组成。中介层通常比在其之上的裸片更大,而互连桥则较小,并只位于连接处的裸片边缘之下。


2.png


在此次 IMAPS 会议上,Cadence 资深半导体封装管理总监 John Park 先生阐述了 3D 封装 与 3D 集成 的区别。


3.png


他首先指出,系统级封装 (即System-in-Package ,SiP) 有两个不同的方向。一是把 PCB 上的器件转移到多芯片组件;二是如同前几年制造大型系统级芯片(即System-on-Chip, SoC)一样进行集成,但是转换制程利用先进封装来封装裸片。


以下是一些使晶粒(Chiplet)解决方案具有吸引力的重要因素:


  • 在为器件挑选最佳工艺节点方面具有很大的灵活性;特别是 SerDes I/O 和模拟核,不再需要“全部统一在单一”制程节点上

  • 由于制造裸片尺寸小,所以良率会更高

  • 使用现成的晶粒(Chiplet),缩短 IC 的设计周期,并降低集成的复杂性

  • 通过购买良品裸片(即known-good-die ,KGD),可普遍降低生产成本

  • 在许多设计中使用同种晶粒(Chiplet)时,将具有如同采用批量生产的相同成本优势


4.png


以 IC 为重心的先进封装改变了设计流程。上图中,20世纪90年代设计采用的是类似 PCB 的设计流程;而如今已采用类似 IC 的设计流程。把多种不同的技术集成到一起,即异构集成,结合了多年以来使用的各种制程技术。特别是先进封装和先进集成方法,例如晶圆堆叠(Wafer-on-Wafer)和无凸块集成(Bumpless)。


5.png


我们可以将基于封装的 3D 视为“后端 3D”,把先进集成方式视为“前端 3D”。


后端 3D是微型凸块互连(micro-bumped)加上每个裸片都有单独的时序签核和 I/O 缓冲器。这种方式中,多个裸片之间通常没有采用并行设计。多年来,这一直是用于存储器和 CMOS 图像传感器的常见方法。


对于前端 3D,裸片通常是直接键合的制程工艺(铜对铜,或采用类似方法)。裸片之间没有 I/O 缓冲器,这意味着并行设计和分析必不可少,需要时序驱动的布线和静态时序签核(对于数字设计而言)。所以设计将倾向于朝Z 轴上布局,多个裸片会堆叠在一起;这意味着随着设计的推进,一个特定的区域可能被分配给超过一个的裸片。


7.png


这是封装领域的下一个重要转变,也是向真正3D-IC 设计迈出的一大步,即将众多不同的裸片堆叠在一起,这能大大缩短信号所需的传输距离。当然,由此产生的散热问题也需要加以分析和管理,裸片上方的另一个裸片可能会阻绝散热,这取决于众多的设计细节。


8.png


想要使这一新的设计生态成为现实,仍要面临诸多挑战,包括装配设计工具包(即Assembly Design Kits,ADK) 的可用性、裸片与裸片互连 (d2d) 的通用标准,以及 EDA 工具的全面支持。


9.png


在打造支持这些制造流程的工具时,面临的一个挑战是设计规模可能非常庞大,具有超过 1,000 亿个采用了多种设计技术的晶体管。这就产生了对高容量、多领域、可进行多技术数据库相互沟通与转换的工具的需求,只有这样,我们才能拥有一个高弹性的通用 3D-IC 解决方案设计平台。


业界另一个关注领域是晶粒(chiplets )的销售模式到目前为止,大多数晶粒(chiplets),除存储器外,都被设计成单一系统或一组系统的一部分。从长远来看,就像如今的封装元件一样,未来将会有纯裸片上市销售,也会有经销商(或新公司)销售来自多个制造商的裸片。随着晶粒(chiplets )之间的通信变得标准化,不仅仅是技术上具备挑战,商业模式上的挑战也会应运而生。让我们拭目以待吧!


3D-IC 有望在网络、图形、AI/ML 和高性能计算等领域产生广泛影响,特别是对于需要超高性能、低功耗器件的应用而言。具体的应用领域包括多核 CPUs、GPUs、数据包缓冲器/路由器、智能手机和 AI/ML 应用。


从设计的角度来看,要实现真正的 3D 集成,需要对某些设计工具进行一些加强。尤其在架构分析、热分析、多裸片间的排置、时序、测试和验证方面的功能都需要提升。此外,还需要新的系统级功能,如顶层规划和优化、芯片裸片(die)之间和晶粒(chiplet)之间的信号完整性和 IC/封装协同设计。


想要进一步了解3D 集成和多个堆叠裸片封装的设计挑战、生态系统要求和所需的解决方案吗?


10.png
图片

点击图片,免费下载白皮书《 3D-IC 设计的挑战和需求》!